低功耗技術隨著向新一代演進的步伐而變得更為復雜，也日益依賴于IC 之間的交互性。下一代低功耗技術需要大量學院知識的整合 (institutional knowledge integration)。
對電源管理與不斷發展的芯片技術進行系統級的全面審視顯得越發重要，而這也凸顯了在DSP、SoC、MCU 與模擬電源管理設計人員之間進行開放式對話與協作的需求。
此外，半導體公司必須想方設法使系統設計人員能夠充分發揮內置于芯片的尖端技術優勢。否則，系統的節能潛力將得不到充分的發揮。
從系統設計角度來看，組件需以極高的復雜性協同運行，而且這種配合應當早在SoC 或DSP的設計階段就開始。模擬、MCU 和電源設計人員能夠為SoC或DSP設計小組提供極為寶貴的資料。
盡管產品特性日益豐富，消費者的預期也越來越高，但用更少功耗實現更高性能的需求卻始終未變。通過將高效與智能相結合，半導體技術在節能領域中正扮演著極為關鍵的角色。在芯片和將用于日常用品的系統設計中加入節能特性，將使這些產品更加高效，也將幫助消費者更好地承擔節能環保義務。
工藝節點從90納米向65納米、乃至45納米的發展使芯片功耗不斷降低，這主要是由于高密度芯片的工作電壓較低，而功率與電壓的平方成正比。然而，這也會帶來權衡折衷，因為高級工藝的隔離層越薄，某個靜態電路的漏電流就越大。
為了在 DSP、應用處理器或片上系統 (SoC) 不增加功能值的情況下控制有功電流的功率損失，IC 設計人員發明了門控時鐘等技術，可在芯片某些部分沒有被使用的情況下將其關閉。
在系統不使用芯片時還可將其全部關閉，從而實現更為顯著的節電效果。這種方法盡管效率很高，但有時需要采用極低功耗的 MCU 進行調節。此外，全部關閉芯片的做法還要求在MCU與SoC間有極為緊密的聯接 (linkage)，確保在系統需要開啟較大芯片時這種聯接能即時發揮作用，使SoC被迅速喚醒。
盡管這些技術仍在發揮重要作用，但若在此基礎上做更多細微的變化，則還能進一步提高節能性。例如，TI的Smart Reflex技術充分利用了工藝范圍 (process corner) 各種變化優勢，可監控器件在硅芯片接點 (silicon junction) 處的工作情況、操作模式以及溫度。有關數據使系統設計人員能夠通過動態調節電壓與頻率，最大限度地降低功耗。此外，Smart Reflex 技術還可調整多核芯片的用電，以降低芯片級功耗。
芯片間協作
盡管DSP與SoC在節電方面取得了長足發展，但從定義上說，它們本身仍是門數較高的器件。根據占空比的不同，有時如果將某些功能轉移至片外，比如用低功耗MCU作為系統監控器的做法可能更省電。不過，這樣做必須滿足兩個條件：一是芯片間的通信必須快速、可靠與高效；二是MCU必須以極低的功耗運行，且支持快速喚醒與關斷。
有的系統需要一些必須始終工作的簡單功能，如果這些功能不是由門數較多的SoC或DSP，而是由配合DSP工作的MCU完成，則通常可實現更低的功耗。其它這樣的系統或監控功能還包括：
- 電源監控與復位
- 電源排序
- 實時時鐘保持
- 人機接口管理
DSP 通常采用多個電源軌，必須上電排序才能正常工作。從系統級講，電源監控、復位監控以及電源排序等都是非常基本的監控功能，這些功能往往通過固定功能器件執行。系統設計人員在低功耗設計中選用DSP時應考慮四大特性：
- 尋求大容量片上存儲器。
- 選擇可更好控制外設的DSP，因為這樣可直接進一步降低功耗。
- 選擇可提供多種待機狀態的 DSP。
- 選擇可提供專門開發軟件，尤其是為優化電源利用并最大限度降低功耗而設計的 DSP。
除了用于管理處理器電源，這些固定功能器件對系統的用途有限，特別是在無需主處理器工作時卻不能將其關閉。利用小型低功耗 MCU 替代此類器件，在實現對主處理器電源管理的同時，還可執行排序、監控以及系統級管理等功能。
系統設計人員在選擇用作處理器監控的MCU時，必須考慮工藝技術與工作電壓，但MCU架構的重要性也不容忽視。在許多方面，MCU 的電源優化原則與SoC或DSP都是通用的。
例如，MCU 應提供以下功能：
- 容量足夠大的片上存儲器，以顯著降低或徹底消除片外數據存取。
- 集成模擬塊，避免模擬性能受影響。
- 可打開與關閉其自身外設。
- 在只是來回移動數據時支持 DMA 功能。
DMA功能尤為重要，因為當MCU只采集ADC樣片或傳輸數據時的功耗相當大。DMA使ADC能將數據樣片直接保存至存儲器，從而使 MCU 進入待機狀態，直至采集到所需樣片的數量為止。隨后MCU會被喚醒以處理樣片，然后再盡快恢復待機狀態。
TI最新一代的MSP430F5xx MCU系列等低功耗MCU具備一種全新的創新技術，可根據處理負載實現動態調節內核電壓與時鐘速度。如前所述，MCU 功率與電壓平方成正比，MCU時鐘速度的最大值也與內核電壓成正比。當處理負載高低不同時，用戶可在運行中調節時鐘速度與內核電壓，從而優化MCU電源。
對功耗與系統性能而言，SoC、DSP及其電源之間的互動是至關重要的系統級問題。供電量太大會浪費能源；若供電不足，性能則會降低。
要想確定可滿足較大IC需求的電源大小，就要對DSP在最高電壓時的最大負載有深入了解。不過，在DSP設計前期往往無法獲得這方面的信息。
此外，上電與斷電排序還需要精確的協作。由于SoC與DSP一般采用多個電源軌，必須根據特定排序供電，因此電源必須在較大芯片所要求的時間范圍內對狀態變化作出響應。多次嘗試將會浪費電源，并降低性能。
功耗更低的工作模式可降低電源管理IC本身的損耗，而借助這種工作模式和改進后的工藝技術，電源管理IC及相關組件的效率可獲得進一步提升。例如，工藝技術的改進可實現更低功耗的開關電阻、更少的門電容和更低的泄漏電流，從而可分別降低I2R 損耗、開關損耗以及偏壓／靜態電流。上述各種技術發展已經用于TI最新低功耗DSP與應用處理器，可將功耗降至前代器件的三分之一。
|
