在缺少EUV光刻機(jī)的情況下，國內(nèi)半導(dǎo)體行業(yè)需要依賴DUV實現(xiàn)更先進(jìn)的工藝，技術(shù)挑戰(zhàn)極大，臺積電、Intel只用到了7nm節(jié)點，國內(nèi)則要挑戰(zhàn)3nm及以下工藝。
DUV生產(chǎn)3nm工藝面臨的一個瓶頸問題就是精度控制，南京激埃特光電日前發(fā)文提到國內(nèi)某機(jī)構(gòu)在DUV光學(xué)系統(tǒng)升級時就遇到了這個挑戰(zhàn)，照明系統(tǒng)均勻性不足導(dǎo)致晶圓曝光線寬一致性偏差超過±2nm，無法滿足3nm節(jié)點的工藝要求。
該公司介紹了他們的解決方案，其光學(xué)鍍膜團(tuán)隊設(shè)計了多層介質(zhì)硬膜方案：
膜層結(jié)構(gòu)：采用SiO₂和Ta₂O₅交替沉積，總層數(shù)40-60層；
工藝參數(shù)：離子輔助沉積（IAD）技術(shù)，基底溫度250℃，本底壓強(qiáng)2×10⁻⁵Pa；
關(guān)鍵指標(biāo)：中心波長193±0.2nm，峰值透過率＞92%，截止深度OD6（帶外透過率＜10⁻⁶）。
最終結(jié)果如何呢，他們公布的數(shù)據(jù)如下：
曝光質(zhì)量提升：晶圓片內(nèi)線寬均勻性從±2.1nm改善至±0.8nm，良率預(yù)估提升5-8%；
對準(zhǔn)精度提高：對準(zhǔn)系統(tǒng)定位精度從±1.5nm提升至±0.8nm；
系統(tǒng)穩(wěn)定性增強(qiáng)：連續(xù)工作100小時后，光路漂移量減少70%。
這一方案也得到了客戶團(tuán)隊的認(rèn)可，表示激埃特的技術(shù)方案不僅解決了照明均勻性問題，其濾光片的帶外抑制能力更將系統(tǒng)整體信噪比提升了3倍，特別是微透鏡陣列的面形精度控制，達(dá)到了我們之前未能實現(xiàn)的λ/10水平，為后續(xù)工藝迭代預(yù)留了充足的技術(shù)余量。
對于這一技術(shù)如何看待呢？激埃特光電的光學(xué)鍍膜技術(shù)將DUV光學(xué)系統(tǒng)的線寬均勻性從2.1nm提升到0.8nm，同時對準(zhǔn)系統(tǒng)精度也從1.5nm提升到了0.8nm，這對DUV量產(chǎn)先進(jìn)制程芯片無疑很重要，因為精度不行，生產(chǎn)的芯片是廢的，尤其是DUV本身制造5nm到3nm芯片都是極難的。
不過這里的精度還不是光刻機(jī)的Overlay套刻精度，如果是套刻精度0.8nm，那比EUV光刻機(jī)都要牛了，但這個進(jìn)展也值得慶賀，意味著國內(nèi)的廠商在用DUV搞定3nm工藝芯片已經(jīng)到了一定程度，即便還沒量產(chǎn)，但打通流程還是有戲的。
這個技術(shù)放在全球來看也是獨一無二的，因為臺積電、三星及Intel在5nm甚至7nm節(jié)點就全面啟用EUV光刻了，他們也沒有這樣的研發(fā)經(jīng)驗。
|
