要點(diǎn)匯總
1 PVDD去耦電容
10nF， 0603封裝2.2nF， 0603封裝
PVDD管腳搭配去耦電容，電容盡量在和音頻功放芯片在同一層PCB上，且盡量靠近功放芯片。
1uF，0603封裝
合理搭配陶瓷電容的容值搭配，盡量讓100kHz~0.6GHz之內(nèi)低于1Ω
（ Class D的噪聲干擾基本影響范圍在300MHz以內(nèi)），高的開(kāi)關(guān)頻率（>768kHz ）通常推薦1uF+10nF （根據(jù)實(shí)際情況調(diào)整）,低的開(kāi)關(guān)頻率一般推薦4.7uF/10uF+100nF（根據(jù)實(shí)際情況調(diào)整）
1.1 PVDD去耦電容原理性分析
地噪聲來(lái)源分析：由于開(kāi)關(guān)紋波電流流過(guò)寄生電感/電阻，造成參考地（Reference Ground）和功放地之間的電壓偏差。地噪聲會(huì)通過(guò)音頻功放傳導(dǎo)至喇叭線（或者其他走線）影響傳導(dǎo)/輻射測(cè)試結(jié)果。
電源噪聲來(lái)源分析：開(kāi)關(guān)紋波電流無(wú)法完全通過(guò)去耦電容壓制在小環(huán) 路內(nèi)部（紅色環(huán)路內(nèi)），導(dǎo)致 Power Supply上面有紋波電壓。
Layout注意事項(xiàng)： 去耦電容盡量放在同一層，盡量靠近芯片， LC filter的輸出電流回路盡量短，銅皮鋪地盡量完整，各個(gè)電容的接地過(guò)孔充足，保證盡量小的回流路徑阻抗。同層且靠近芯片的去耦電容放置比放在背面（Bottom層）的方案EMI在75MHz~100MHz之間要降低 ~12dB
2. 輸出LC filter關(guān)鍵指標(biāo)
1 應(yīng)用在Class D Amplifier的電感最關(guān)鍵3個(gè)指標(biāo)（和音頻指標(biāo)相關(guān)）：
• 最大的輸出電流（在不飽和的情況下）
• 感值vs電流曲線 （電流增大后的感值是否穩(wěn)定）
• 直流電阻
2 應(yīng)用在Class D Amplifier的EMI最關(guān)鍵幾個(gè)因素：
• 磁屏蔽性能。盡量選擇磁屏蔽效果好的電感。 磁泄漏較差的電感容易對(duì)周?chē)碾娐吩斐筛蓴_，尤其是喇叭線、電源輸入走線或者附近的連接器。因?yàn)殡姼械拇判孤对斐傻腅MI干擾頻段主要集中在30MHz
• 電感尺寸。電感尺寸越小，與周邊電路形成的寄生電容容值越小，因電場(chǎng)導(dǎo)致的干擾會(huì)越小。通常影響高頻段部分（>30MHz）。
• 電感感值。盡量保證在工作電流范圍之內(nèi)的感值恒定，不要下降太多。
• 電容容值。電容容值隨著工作電壓的升高一般會(huì)呈下降趨勢(shì)。偏置電壓越高，電容容值下降越多，注意電容選型時(shí)留有足夠的裕量。
2.1 輸出LC filter的PCB設(shè)計(jì)注意事項(xiàng)
1 LC filter盡量靠近芯片，越近越好。
2 LC filter盡量遠(yuǎn)離PVDD 走線。由于電感的近場(chǎng)干擾影響比較大，會(huì)將開(kāi)關(guān)噪聲耦合到電 感周?chē)淖呔�或者元器件。保持PVDD遠(yuǎn)離電感器可以改善傳導(dǎo)測(cè)試結(jié)果。
3 LC filter盡量遠(yuǎn)離連接器。由于電感的近場(chǎng)干擾影響比較大，會(huì)將開(kāi)關(guān)噪聲耦合到連接器 或者線纜，造成EMI干擾。
4 良好的連接器屏蔽可以避免電感的近場(chǎng)干擾。
5 在LC filter的GND焊盤(pán)周?chē)胖米懔康慕拥剡^(guò)孔，保證足夠低的噪聲回流阻抗。
6 盡量在音頻功放芯片所在的PCB層布置地平面或者地走線，這樣可以避免過(guò)孔，從而獲得最低的接地回流阻抗。
7 可以把揚(yáng)聲器的走線走在內(nèi)層或者Bottom層，從而可以避免揚(yáng)聲器走線上的開(kāi)關(guān)噪聲耦 合到其他的走線（例如耦合到PVDD走線上）。
2.2 輸出LC filter EMI噪聲鏈路分析之一地噪聲
地噪聲來(lái)源分析：由于開(kāi)關(guān)紋波電 流流過(guò)寄生電感/電阻，造成參考地（Reference Ground）和功放地之間的電壓偏差。地噪聲會(huì)通過(guò)音頻功放傳導(dǎo)至喇叭線（或者其他 走線）影響傳導(dǎo)/輻射測(cè)試結(jié)果。
Layout注意事項(xiàng)： 揚(yáng)聲器走線盡量?jī)?nèi)層屏蔽或者走背面避開(kāi)其他走線。 LC filter 離音頻功放器件越近越好。 LC filter的接地過(guò)孔盡量多。盡量和功放芯片同層鋪地保證接地阻抗最小。
2.3 輸出LC filter EMI 噪聲鏈路分析之二-電場(chǎng)輻射dV/dT
功放Switching節(jié)點(diǎn)以及電感的電場(chǎng)噪聲影響分析：電場(chǎng)噪聲通常來(lái)自于功放的Switching Node和電感， 耦合到PVDD走線或者連接器的線 纜。通常影響的頻段在30MHz以上。
Layout注意事項(xiàng)： LC filter 盡量靠近芯片來(lái)減少功放開(kāi)關(guān)節(jié)點(diǎn)電磁輻射影響區(qū)域；盡量采用小尺寸的電感；讓 LC filter遠(yuǎn)離PVDD走線以及連接器；對(duì)連接器進(jìn)行屏蔽是最有效的方法。
2.4 輸出LC filter EMI噪聲鏈路分析之三-磁場(chǎng)輻射dI/dT
電感的磁場(chǎng)噪聲影響分析：電感本省是一個(gè)比較強(qiáng)的磁場(chǎng)噪聲源，耦合到PVDD走線或者連接器的線纜。 通常影響的頻段在30MHz以內(nèi)。
Layout注意事項(xiàng)： LC filter 設(shè)計(jì)過(guò)程中盡量選擇漏磁比較小的電感 （通常一體成型金屬合金電感比開(kāi)架鐵氧體電感在30MHz以內(nèi)的頻段能將EMI改善7dB以上）；讓 LC filter 遠(yuǎn)離PVDD走線以及連接器；
好的磁屏蔽電感相比差的磁屏蔽電感，對(duì)2MHz~30MHz 之間的影響差別達(dá)到7dB~17dB 。
3 電源PI型濾波器
• L1, C40, C41,C42構(gòu)成了一個(gè)電源線上的EMI濾波器
• 一般L1的感值選擇0.68uH~4.7uH之間即可
• 電感的自諧振頻率（SRF）越高越好（最好大于70MHz）。電感感值越小，自諧振頻率一般越高。感值的大小和自諧振頻率在系統(tǒng)設(shè)計(jì)中是一個(gè)權(quán)衡。
4 喇叭連接器設(shè)計(jì)注意事項(xiàng)
1 在每個(gè)連接器的pin附近放置一個(gè)~10nF的貼片陶瓷電容，離連接器越近越好。該方法一般在75MHz附近有~6dB的改善。
2 該電容具體的容值可根據(jù)實(shí)際的EMI測(cè)試結(jié)果進(jìn)行調(diào)整。
3 放置足夠多的地過(guò)孔，保證這些電容有良好的接地路徑。
4 音頻功放的開(kāi)關(guān)節(jié)點(diǎn)附近以及電感產(chǎn)生很強(qiáng)的dV/dT 噪聲，如果LC filter放置距離連接器 過(guò)近，電場(chǎng)能量會(huì)直接耦合到連接器或者喇叭線/電源線，從而直接影響到傳導(dǎo)和輻射測(cè)試結(jié)果。對(duì)連接器進(jìn)行有效的屏蔽（且屏蔽罩接地）會(huì)有比較好的效果，通常在100MHz~200MHz 改善~5dB。在LC filter本身離連接器比較近的情況下改善更明顯，通常對(duì)FM頻段和DAB頻段（174MHz~239MHz）的改善會(huì)超過(guò)15dB。
5 散熱器PCB接地屏蔽
一般散熱器面積比較大，容易受到PCB板上的噪聲耦合。散熱器最好保證和功放有一個(gè)就近 接地點(diǎn)。所有耦合到散熱器上的噪聲能以最短路徑流回音頻功放，從而減小輻射。
某些情況下，散熱器的接地與不接地甚至在100MHz~200MHz的頻段范圍會(huì)造成9dB的EMI 指標(biāo)差異。 |
